打开微信扫一扫xc7vx690tffg1927调试DDR3遇到MMCM的LOCKED信号不稳定
2022-04-08
浏览：
内容摘"/>
内容摘要：XILINX(赛灵思)是全球领先的可编程逻辑完整解决方案的供应商。Xilinx研发、制造并销售范围广泛的高级集成电路、软件设计工具以及作为预定义系统级功能的IP（Intellectual Property）核。XILINX(赛灵思)产品xc7vx690tffg1927是鑫工海的优势产品，XILINX(赛灵思)是我们的优势品牌，想要采购XILINX(赛灵思)产品，欢迎联系我们，联系电话：4008-168-096。以下是转载相顾无言_40994893博主的《xc7vx690tffg1927调试DDR3遇到MMCM的LOCKED信号不稳定》文章，欢迎大家的阅读。
xc7vx690tffg1927调试DDR3遇到MMCM的LOCKED信号不稳定
连续搞了一周发现DDR3初始化不成功，忽高忽低，板子和程序之前测试没有问题，一直很稳定，所以不会怀疑硬件问题，调试的PL侧扩展的DDR，
整体工程描述：
直接使用DDR控制器的IP核，对应着使用的DDR进行配置，IP的时钟来之外部参考差分时种，经过MMCM IP提供给DDR。
初始化init_calib_complete信号忽高忽低，它由DDR IP产生，所以只能先从输入的时钟查，，，，，，，，，，，，，，，，，，，，，，，，，发现提供的复位信号一直跳变，，，，，，，，，，哈哈哈哈哈哈哈哈哈哈 找到原因喜出望外。他的复位信号是IP的输出，直接抓取IP的输入复位 locked，，，，，果然是一直跳变。
查为何MMCM一直不能锁定时钟：两个原因，外部时钟不稳定和电源不稳定（或者提供PLL的电源是错误的）
看手册发现电源没有问题，所以只能是时钟问题：
贴出时钟电路：
由于R930说是不用焊接，调节振幅的问题。所以忽略这个，实验，查手册。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。
突然发现
LVPECL即Low Voltage PosiTIve Emitter-Couple Logic，也就是低压正发射极耦合逻辑，使用3.3V或2.5V电源。想要了解LVPECL电路，我们要首先认知PECL电路。PECL即PosiTIve Emitter-Couple Logic，也就是正发射极耦合逻辑的意思，使用5.0V电源。PECL 是由ECL 演变而来的，ECL 即Emitter-Couple Logic，也就是发射极耦合逻辑。该电路是一种非饱和型的数字逻辑电路，电路内晶体管工作在线性区或截止区，速度不受少数载流子的存储时间的限制，所以它是现有各种逻辑电路中速度快的一种， 能满足高达10Gbps工作速率。ECL 有两个供电电压VCC和VEE。当VEE接地时，VCC接正电压时，这时的逻辑称为PECL；当VCC 接地时，VEE接负电压时，这时的逻辑成为NECL，VEE一般接-5.2V电源；一般狭义的ECL 就是指NECL。***由于PECL/LVPECL可以和系统内其他电路共用一个正电源供电，所以PECL/ LVPECL相对于ECL应用更为广泛。起初的PECL器件是将VCC接+5V，后来为了直接利用广泛使用的3.3V和2.5V电压，出现了VCC=3.3V/2.5V的LVPECL（Low Voltage PECL）***。
LVDS（Low Voltage Differential Signaling)它是一种低摆幅的差分信号技术，它使得信号能够在差分PCB 线对或平衡电缆上以几百的Mbps 的速率传输，其低压幅以及低电流驱动输出实现了低噪声以及低功耗。LVDS（Low Voltage Differential Signaling）是一种小振幅差分信号技术，LVDS信号传输一般由三部分组成：差分信号发送器，差分信号互联器，差分信号接收器。
差别：
所以我将R930焊接 时钟不能稳定锁定问题解决。
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。本文链接：https://blog.csdn.net/weixin_40994893/article/details/102566103
打开微信扫一扫